Điện trở kéo lên

Bách khoa toàn thư mở Wikipedia
Bước tới: menu, tìm kiếm

Điện trở kéo lên là một điện trở được dùng khi thiết kế các mạch điện tử lôgíc. Nó có một đầu được nối với nguồn điện áp dương (thường là Vcc hoặc Vdd) và đầu còn lại được nối với tín hiệu lối vào/ra của một mạch lôgíc chức năng.

Điện trở kéo lên có thể được lắp đặt tại các lối vào của các khối mạch lôgíc để thiết lập mức lôgíc lối vào của khối mạch khi không có thiết bị ngoài nối với lối vào. Điện trở kéo lên cũng có thể được lắp đặt tại các giao diện giữa hai khối mạch lôgíc không cùng loại lôgíc, đặc biệt là khi hai khối mạch này được cấp nguồn khác nhau. Ngoài ra, điện trở kéo lên còn được lắp đặt tại lối ra của khối mạch khi lối ra không thể nối nguồn để tạo dòng, ví dụ các linh kiện lôgíc TTLcực góp hở.

Đối với họ lôgíc lưỡng cực với nguồn nuôi 5 Vdc thì giá trị của điện trở kéo lên thường nằm trong khoảng 1000 đến 5000 Ohm, tùy theo yêu cầu cấp dòng trên toàn giải hoạt động của mạch. Với lôgíc CMOS và lôgíc MOS chúng ta có thể sử dụng các điện trở có giá trị lớn hơn nhiều, thường từ vài ngàn đến một triệu Ohm do dòng rò rỉ cần thiết ở lối vào là rất nhỏ.

Tài liệu tham khảo[sửa | sửa mã nguồn]

  • Paul Horowitz and Winfield Hill, "The Art of Electronics 2nd Edition", Cambridge University Press, Cambridge, Massachusetts USA, 1989 ISBN 0521370957

Trong việc thiết kế các vi mạch ứng dụng, nếu một IC có ngõ ra loại cực thu để hở giao tiếp với nhiều IC khác thì giá trị của điện trở kéo lên sẽ tương đối nhỏ (khoảng vài trăm Ohm). Bởi vì lúc này hệ số fanout lớn dẫn đến dòng ngõ ra của IC phải lớn để đủ cung cấp cho các ngõ vào của các IC khác, nếu không vi mạch sẽ hoạt động chập chờn hoặc có thể không hoạt động.

Xem thêm[sửa | sửa mã nguồn]