Khác biệt giữa bản sửa đổi của “RISC-V”

Có một đặc điểm kỹ thuật sơ bộ cho [[Trình gỡ lỗi|trình gỡ lỗi được]] hỗ trợ phần cứng của RISC-V. Trình gỡ lỗi sẽ sử dụng một hệ thống vận chuyển như Test Action Group (JTAG - Nhóm Thử Hành Động) hoặc [[USB]] để truy cập các thanh ghi gỡ lỗi. Giao diện gỡ lỗi phần cứng tiêu chuẩn có thể hỗ trợ ''giao diện trừu tượng được chuẩn hóa'' hoặc cấp ''lệnh''.<ref name="debug">{{Chú thích web|url=https://docs.google.com/presentation/d/1x53gVvPrDWEYq3omqLUpJBHU594zidDvoIg42mUzHvM/edit#slide=id.p|title=RISC-V Run Control Debug|author=Bradbury|first=Alex|author2=Wallentowitz|first2=Stefan|website=Google Docs|publisher=RISC-V Foundation|accessdate =ngày 20 tháng 1 năm 2017}}</ref><ref>{{Chú thích web|url=https://groups.google.com/a/groups.riscv.org/forum/#!topic/debug/FDmZUk7YCNw|title=RISC-V Debug Group > poll results|author=Newsome|first=Tim|website=Google Groups, RISC-V Debug Group|publisher=RISC-V Foundation|accessdate =ngày 20 tháng 1 năm 2017}}</ref>

Trong chế độ ''instructionđút feedingăn lệnh'', CPU sẽ xử lý một ngoại lệ gỡ lỗi để thực thi các lệnh riêng lẻ được ghi vào thanh ghi. Điều này có thể được bổ sung với một thanh ghi truyền dữ liệu và một mô-đun để truy cập trực tiếp vào bộ nhớ. Hướng dẫn cho phép trình gỡ lỗi truy cập vào máy tính chính xác như phần mềm. Nó cũng giảm thiểu các thay đổi trong CPU và thích nghi với nhiều loại CPU. Điều này được cho là đặc biệt thích hợp với RISC-V vì nó được thiết kế rõ ràng cho nhiều loại máy tính. Thanh ghi truyền dữ liệu cho phép trình gỡ lỗi ghi vòng lặp di chuyển dữ liệu vào RAM và sau đó thực hiện vòng lặp để di chuyển dữ liệu vào hoặc ra khỏi máy tính với tốc độ gần tốc độ tối đa của kênh dữ liệu của hệ thống gỡ lỗi.<ref name="debug"/> Các thông tín viên nói rằng các hệ thống tương tự được sử dụng bởi MIPSCông TechnologiesNghệ MIPS [[MIPS]], Intel Quark, Xtensa của Tensilica và cho giao diện chế độ gỡ lỗi nền của CPU Freescale Power ISA (BDM).<ref name="debug" />