Bước tới nội dung
Trình đơn chính
Trình đơn chính
chuyển sang thanh bên
ẩn
Điều hướng
Trang Chính
Nội dung chọn lọc
Bài viết ngẫu nhiên
Thay đổi gần đây
Phản hồi lỗi
Đóng góp
Tương tác
Hướng dẫn
Giới thiệu Wikipedia
Cộng đồng
Thảo luận chung
Giúp sử dụng
Liên lạc
Tải lên tập tin
Tìm kiếm
Tìm kiếm
Tạo tài khoản
Đăng nhập
Công cụ cá nhân
Tạo tài khoản
Đăng nhập
Trang dành cho người dùng chưa đăng nhập
tìm hiểu thêm
Đóng góp
Thảo luận cho địa chỉ IP này
Bản mẫu
:
Logic lập trình được
4 ngôn ngữ
English
മലയാളം
اردو
中文
Sửa liên kết
Bản mẫu
Thảo luận
Tiếng Việt
Đọc
Sửa mã nguồn
Xem lịch sử
Công cụ
Công cụ
chuyển sang thanh bên
ẩn
Tác vụ
Đọc
Sửa mã nguồn
Xem lịch sử
Chung
Các liên kết đến đây
Thay đổi liên quan
Trang đặc biệt
Liên kết thường trực
Thông tin trang
Lấy URL ngắn gọn
Tải mã QR
Khoản mục Wikidata
In/xuất ra
Tải về PDF
Bản để in ra
Bách khoa toàn thư mở Wikipedia
x
t
s
Logic lập trình được
Khái niệm
ASIC
SoC
FPGA
Logic block
CPLD
EPLD
PLA
PAL
GAL
PSoC
Reconfigurable computing
Xputer
Soft microprocessor
Circuit underutilization
High-level synthesis
Hardware acceleration
Ngôn ngữ
Verilog
A
AMS
VHDL
AMS
VITAL
SystemVerilog
DPI
SystemC
AHDL
Handel-C
PSL
UPF
PALASM
ABEL
CUPL
OpenVera
C to HDL
Flow to HDL
MyHDL
JHDL
ELLA
Công ty
Accellera
Actel
Achronix
AMD
Aldec
Atmel
Cadence
Cypress
Duolog
Forte
Intel
Altera
Lattice
National
Mentor Graphics
Microsemi
Signetics
Synopsys
Magma
Virage Logic
Texas Instruments
Tabula
Xilinx
Sản phẩm
Phần cứng
iCE
Stratix
Virtex
Phần mềm
Intel Quartus Prime
Xilinx ISE
Xilinx Vivado
ModelSim
VTR
Simulators
IP
Tài sản riêng
ARC
ARM Cortex-M
LEON
LatticeMico8
MicroBlaze
PicoBlaze
Nios
Nios II
Nguồn mở
JOP
LatticeMico32
OpenCores
OpenRISC
1200
RISC-V
Zet
Thể loại
:
Bản mẫu điện toán
Chuyển đổi chiều rộng nội dung giới hạn