Logic ba trạng thái

Bách khoa toàn thư mở Wikipedia

Logic ba trạng thái (tiếng Anh: three-state logic hay tri-state logic) trong điện tử học là mạch logic có ngõ ra có bố trí trạng thái thứ ba là trạng thái trở kháng cao cộng với mức logic 0 và 1, nhằm có thể ngăn chặn ngõ ra này tác động (tức là điều khiển sự truyền đưa các mức logic ra của mạch) lên đường truyền tín hiệu.[1][2]

INPUT OUTPUT
A B C
0 1 0
1 1
X 0 Z (high impedance)
Một bộ đệm tri-state có thể được xem như một công tắc. Nếu B bật, công tắc là đóng và truyền đưa logic từ A. Nếu B tắt, công tắc là cắt.

Hoạt động[sửa | sửa mã nguồn]

Ứng dụng[sửa | sửa mã nguồn]

Tham khảo[sửa | sửa mã nguồn]

  1. ^ Charles C. Lin (2003). What's a Tri-state Buffer?. Truy cập 22/05/2017.
  2. ^ Winfield Hill and Paul Horowitz (1989). The Art of Electronics. Cambridge University Press. tr. 495–497. ISBN 0-521-37095-7.

Xem thêm[sửa | sửa mã nguồn]

Liên kết ngoài[sửa | sửa mã nguồn]